# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



Requested Patent:

JP4151825A

Title:

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF;

Abstracted Patent:

JP4151825;

**Publication Date:** 

1992-05-25;

Inventor(s):

TAKAGI MITSUHARU;

Applicant(s):

SONY CORP;

Application Number:

JP19900277057 19901015;

Priority Number(s):

IPC Classification:

H01L21/28; H01L21/265; H01L21/90;

Equivalents:

ABSTRACT:

PURPOSE:To make it possible to obtain a semiconductor device, which is superior in an increase in integration, by a method wherein a contact hole is formed in an interlayer film and a high-resistance resistor is formed on the inner wall part including at least the bottom of this contact hole.

CONSTITUTION:An interlayer film 5 is formed on a first wiring (or a first element) 3 on a substrate 2, a contact hole is formed in the film 5 and a high- resistance resistor 7 is provided on the inner wall part including at least the bottom of the hole. This resistor 7 is formed on an oxygen ion-implanted titanium oxynitride thin film, a silicon oxide thin film, a polycrystalline silicon thin film or the like, for example. Moreover, a second wiring (or a second element) 8 which is connected to the resistor 7 is formed on the film 5. Thereby, the formation area of the resistor 7 is significantly reduced and an increase in the integration of a high-resistance SRAM becomes possible.

#### ⑩日本国特許庁(JP)

⑩特許出願公開

### ◎ 公 開 特 許 公 報 (A) 平4-151825

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)5月25日

H 01 L 21/28 21/265 21/90

301 R

7738-4M

7353-4M

7738—4M

H 01 L 21/265

Z

審査請求 未請求 請求項の数 2 (全10頁)

会発明の名称

半導体装置およびその製造方法

②特 願 平2-277057

В

②出 願 平2(1990)10月15日

@発明者

髙 儀

光 治

東京都品川区北品川6丁目7番35号 ソニー株式会社内

勿出 願 人

ソニー株式会社

東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 船橋 国則

#### 明 相 小番

#### 1. 発明の名称

半導体装置およびその製造方法

#### 2. 特許請求の範囲

(1) 基板に設けた配線間、素子と配線との間または素子間に形成した層間膜と、

前記層間膜に設けたコンタクトホールと、

前記コンタクトホールの少なくとも底部を含む 内壁部に形成した高抵抗体とによりなることを特 後とする半導体装置。

②基板に形成された素子または配線上に層間膜を被覆してコンタクトホールを形成し、前記コンタクトホールの少なくとも底部を含む内壁部にチタニウム系金属膜を形成する工程と、

前記コンタクトホールの内壁部のチタニウム系金属膜に不純物をイオン注入して高抵抗体を形成する工程とによりなることを特徴とする半導体装置の製造方法。

#### 3. 発明の詳細な説明

<産業上の利用分野>

本発明は、コンタクトホールの少なくとも底部 を含む内壁部に高抵抗体を設けた半導体装置およ びその製造方法に関するものである。

#### <発明の概要>

本発明は、高抵抗体を搭載した半導体装置において、コンタクトホールの少なくとも底部を含む内壁部に高抵抗体を形成したことにより、素の単独化が図れる。その製造大法は、チタニウの系金属膜に不能物をイオン注入して高抵抗ならずにはいたことにより、TATがあまり長くて、例えば、サートアレイまたはマスクROM等に高抵抗型SRAM、ブルアップ抵抗またはプルダウン抵抗等の搭載を可能にした。

#### く従来の技術>

半導体装置に搭載される従来の抵抗体は、 n 形

またはp形不純物を導入した拡散層またはポリシ リコン(poly-Si)膜等により形成していた。

上記のような拡散層またはポリシリコン膜を用いて高抵抗体を形成する場合には、これらの材料で断面積が小さく長さが長い拡散層抵抗または配線抵抗を形成していた。

#### <発明が解決しようとする課題>

しかしながら、上記構成の拡散層抵抗または配線抵抗で形成した高抵抗体は、その形成面積が非常に大きくなるために、MOSトランジスタ等の素子の高集積化に不利である。

また、同様に上記のような高抵抗体と他の素子 とを接続するには、金属等による低抵抗配線を形成する面積も必要になるので、高集積化を図るの に不利である。

さらに、ゲートアレイ等に高抵抗体を形成する 場合には、配線工程で高抵抗体を形成すると面積 が大きくなる欠点があり、一方マスタースライス

3

ン注入して高抵抗体を形成する。

#### <作用>

上記構成の半導体装置は、コンタクトホールの 少なくとも底部を含む内壁部に高抵抗体を形成し たことにより、高抵抗体の形成面積を大幅に縮小 する。

その製造方法では、コンタクトホールの内壁部のチタニウム系金属膜に不鈍物を注入するイオン 注入工程を行うだけで高抵抗体を形成することに より、TATが従来に比べあまり長くならない。

#### < 実 施 例 >

本発明の基本的構成例を第1図により説明する。 図に示す如く、基板2上に第1配線(または第1 発子)3上に層間膜5を形成し、この層間膜5 にコンタクトホール6を形成する。このコンタクトホール6の少なくとも底部を含む内壁部に高抵 抗体7を設ける。この高抵抗体7は、例えば酸素 をイオン注入したチクンオキシナイトライト(T 工程で形成すると、いわゆるTAT(furn Around Tice)が長くなる。

本発明は、上記課題を解決するために成されたもので、高集積化に優れた半導体装置およびその製造方法を提供することを目的とする。

#### <課題を解決するための手段>

本発明は、上記目的を達成するために成された ものである。

すなわち、半率体装置は、基板上に形成した配線間、素子と配線との間または素子間に設けられた層間膜にコンタクトホールを形成し、このコンタクトホールの少なくとも底部を含む内壁部に高抵抗体を形成したものである。

その製造方法としては、基板に形成した素子または配線上に層間膜を被覆し、この層間膜にコンタクトホールを設ける。次いでコンタクトホール、の少なくとも底部を含む内壁部にチタニウム系金属膜を形成する。その後コンタクトホールの内壁部に形成したチタニウム系金属膜に不純物をイオ

4

i ON)の薄膜、酸化シリコンの薄膜または多結晶シリコンの薄膜等で形成する。さらに高抵抗体7に接続する第2配線(または第2素子)8を層間膜5上に形成する。

以上の如くして、半導体装置1を排成する。

次に、前記高抵抗体7の基本的形成例を第2図 ①ないし同③により説明する。

第2図①に示す如く、基板2上に配設した第1配線(または第1案子)3に、例えばチタニウム系金属膜4を装置する。次いでチクニウム系金属膜4上に層間裂5を形成し、この層間膜5にコンククトホール6を設ける。

続いて第2図②に示すように、層間膜5をマスクにして、コンタクトホール6の内部に露出させたチタニウム系金属膜4に不純物として酸素を選択的にイオン注入する。

そして第2図③に示す如く、酸素をイオン注入 したチタニウム系金属膜4は、酸素(O)を過剰 に含むチタニウム系金属の高抵抗体7になる。次 いで、この高抵抗体7にコンタクトホール6を介 して第2配線(または第2案子) 8を接続する。 以上のようにして、半導体装置 1を形成する。

次に、配線と配線との間に高抵抗体を形成した 第1実施例を第3図に示す機略構造販面図により 説明する。

P c h ブルダウン抵抗を本発明で形成した例を示す。

図に示す如く、 n 形シリコン基板 1 1 上に p チャネルMOSトランジスタ 1 2 を設ける。その上に p チャネルMOSトランジスタ 1 2を設ける。で第1 配線 1 8 を介して第1 配線 1 8 を含有に は 反射防止膜 と で の には 反射防止膜 2 を 形成 する。 こ ア は 0 N 膜 1 6 を 形成 する。 こ の T i 0 N 膜 1 6 上に は 第 2 層間膜 1 9 を 設け コ の の ア i 0 N 膜 1 6 上に は 第 2 層間膜 1 9 を 設け コ コ の の 第 2 層間膜 1 9 に 流 抵 休 を 形成 する た か の フ の 第 2 層間膜 1 9 に 流 抵 休 な 形成 ウ クトホール 2 2 とを 設ける。

上記構造の形成には従来の製造方法を用いる。

7

して、このレジスト膜でエッチングマスクを形成し、第1層間膜13をエッチングする。そして、 p チャネルMOSトランジスク12のソース拡散 層領域12a上、ドレイン拡散層領域12b上の それぞれの第1層間膜13にコンククトホール1 4a,14bを設ける。

その後第4図②に示す如く、スパッタ装置を用いて第1層間膜13側の全面に第1配線層15を形成する。この第1配線層15は、例えばシリコン(Si)を含有したアルミニウム(Al)より成る。

続いて、スパッタ装置を用いて第1配線層15 側の全面にチタンオキシナイトライト(TiON)膜16を形成する。このTiON膜16は、 後述する第1配線上にパターンを形成する時にハレーションを防止する反射防止膜になる。

次に第4図③に示すように、TiON腹16上にレジストを塗布してレジスト膜(図示せず)を 形成し、続いてこのレジスト膜に感光. 現像処理 を行ってエッチングマスク17を形成する。そし 次いで的記
選抵抗体を形成するためのコンタククトホール 2 2 の底部の第1 配線 1 8 上に高抵抗体 2 5 は、例えばは 3 を形成する。この高抵抗体 2 5 は、例えば 4 不 に 0 N 限 1 6 より成る。引き統き高抵抗体を形成するためのコンクトホール 2 1 と高抵抗体を形成するためのコンククトホール 2 2 とのそれぞれに第2 配線 2 8 を設ける。以上によって、本発明の半導体装置 1 0 が形成される。

次に、上記半導体装置10に形成される高抵抗体20の製造工程を第4図①および同のと前記第3図とにより説明する。

第4図①に示すように、従来の製造方法によって、 n 形シリコン基板 1 1 上に p チャネルMOSトランジスタ1 2 を設ける。その後化学気相成長 (C V D) 装屋を用いて、n 形シリコン基板 1 1 上に p チャネルMOSトランジスタ1 2 を覆う第 、1 層間膜 1 3 を形成する。次いで第1層間 2 1 2 上に レジストを塗布してレジスト膜(図示せず)を形成する。続いてレジスト膜を感光、現像処理

8

てエッチングを行って、TiON膜16の一部分16a(2点額線部分)と第1配線層15(第3図②参照)の一部分15a(2点額線部分)とを除去する。そして、上面にTiON膜16を設けた第1配線18を形成する。

その後エッチングマスク17を、例えば剝離液中に浸漬して除去する。

次いで第4図④に示す如く、CVD装置を用いてTiON膜16側の全面を覆う第2層間膜19を形成する。

次に第4図③に示すように、第2層間膜19上にレジストを塗布してレジスト膜(図示せず)を 形成し、終いてレジスト膜に感光、現像処理を 行ってエッチングマスク20を形成する。

このようにして第4図®に示す如く、第2層間膜19に高抵抗体を形成しないコンタクトホール

2 1 と高抵抗体を形成するためのコンタクトホール2 2 とを設ける。

その後第4図のに示すように、第2層間膜19例の全面にレジストを塗布してレジスト膜に感光. 現像処理を行って、高抵抗体を形成しないコンタクトホール21上に開口23を設けたエッチングマスク24を形成する。次いでエッチングにより、高抵抗体を形成しないコンタクトホール21の底部に露出させた丁iON膜16a(2点損線部分)を選択的に除去する。

さらにエッチングマスク24を、例えば剝離液 中に浸漬して除去する。

次に第4図®に示す如く、イオン注入装置を用い、第2層間膜19をマスクにして、高抵抗体を形成するためのコンククトホール22の底部に露出させたTiON膜16に不純物として例えば酸素をイオン注入する。なお、TiON膜16中の酸素(O)と窒素(N)との成分比率をコントロールするために酸素とともに窒素をイオン注入

i i

・に窓光、現像処理を行って、エッチングマスク 2 7 を形成する。

その後、エッチングマスク 2 7 より第 2 配線層 2 6 の露出した部分 ( 2 点質線部分) をエッチン グにより除去する。

次いで、エッチングマスク27を、例えば剝離 液中に浸漬して除去する。

そして前記第3図に示したように、第2配線層 26で、高抵抗体を形成しないコンタクトホール 21と高抵抗体を形成するためのコンタクトホー ル22とのそれぞれに第2配線28を形成する。 この第2配線28は、高抵抗体を形成しないコン タクトホール21側を出力配線として用い、高抵 抗体を形成するためのコンタクトホール22側を グランド配線として用いる。以上によって、半導 体装置10は完成する。

次に、素子(例えば p チャネル M O S トランジスク)と配線との間に高抵抗体を形成した第2実施例を第5図に示す概略構造断面図により説明する。

してもよい。

以上の如くして、酸素含有量が高められた下; 〇N膜16は、数十MΩの抵抗値を有する高抵抗体25 体25 (第3図参照)になる。また高抵抗体25 の抵抗値は、イオン注入する酸素量を調節することにより下;〇N膜16中の酸素含有量を制御して決定する。

一方、高抵抗体を形成しないコンタクトホール21の底部に露出させた第1配線18にも酸繁がイオン注入されるが、この場合には酸繁をイオン注入した第1配線18の部分は高抵抗化することはなく、しかもその部分はくさび型消失の発生が防止されるというメリットがある。

そして第4 図 ⑨ に示すように、スパッタ装置を用いて、高抵抗体 2 5 上を含む前記第 2 層間膜 1 9 図の全面に S i を含む A 1 膜よりなる第 2 配線層 2 6 を形成する。

その後第3図⑩に示す如く、第2配線層26 (第3図⑨参照)上にレジストを塗布してレジスト膜(図示せず)を形成する。続いてレジスト膜

1 2

図に示す如く、n形シリコン基板31にpチャネルMOSトランジスタ51を設けて、次いでpチャネルMOSトランジスタ51を限う層間膜32を形成する。統いてpチャネルMOSトランジスタ51のソース拡散層領域52上の層間膜32にソースコンタクトホール33を形成し、ドレインは散層領域53上の層間膜32にドレインコンタクトホール34を形成する。

上記報造の形成には従来の製造方法を用いる。 次いでドレインコンタクトホール34の内壁部 に高抵抗体36を形成する。この高抵抗体36は、 例えば不純物として酸素をイオン注入したチタニ ウム (Ti) 膜35より成る。引き続き高抵抗体 36に接続する配線40を設ける。以上によって、 本発明の半郵体装置30が形成される。

次に、上記第2実施例の半異体装置30に形成した高抵抗体36の製造工程を第6図①ないし同 ⑤と前記第5図とにより説明する。

第6図①に示すように、n形シリコン基板3! 上に従来の急造方法でpチャネルMOSトランジ スタ 5 1 を設ける。次いで C V D 装置を用いて、 p チャネルMOSトランジスタ 5 1 側の全面に 層間膜 3 2 を形成する。そしてホトリソグラフィー 技術とエッチング技術とにより、 p チャネルMO S トランジスタ 5 1 のソース 拡散 層間域 5 2 上の 層間膜 3 2 にソースコンタクトホール 3 3 を形成 し、ドレイン拡散層領域 5 3 上の 層間膜 3 2 にド レインコンタクトホール 3 4 を形成する。

次に、第6図②に示す如く、スパッタ装置を用いて、各ソース、ドレインコンタクトホール33、34の内部を含む層間膜32上に、バリアメクルのチタニウム(Ti)膜35を被覆する。

その後第6図③に示すように、 Ti 膜35上に レジストを塗布してレジスト膜37を形成し、 そ の後感光、現像処理により、ドレインコンタクト ホール34上のレジスト膜37を除去する。 そし て、レジスト膜37をマスクにし、イオン往入装 置を用いて、レジスト膜37を除去して翻出させ たTi 膜35に不純物として例えば酸素をイオン 注入する。この結果、酸素が注入されたTi 膜3

1 5

の一部分(2点鎖線部分)とを除去して、ソース コンタクトホール33とドレインコンタクトホール34とのそれぞれに配線40を形成する。

そして、エッチングマスク39を、例えば剝離 液中に浸漬して除去する。

以上によって、前記第5図に示す半導体装置3 0は完成する。

また、MOSトランジスタやキャパシタ等の素子間に高抵抗体を形成する場合には、前記第2実施例と同様にして、業子(例えばMOSトランジルののドレイン拡散層領域上)にコンタクトホールの少なくとしてのコンタクトホールの少なくとしての部を含む内壁部に高抵抗体を形成する。そして接続する素子、例えばキャパシタ等に接続すれば接続する素子、例えばキャパシタ等に接続すればよい。

以上説明したようなコンタクトホールの少なく とも底部を含む内壁部に形成した高抵抗体を、例 えば高抵抗型SRAMの負荷抵抗に用いた場合に は、負荷抵抗の抵抗値を非常に大きく形成するこ 5 は酸素 ( O ) 含有量が高い状態になり、このTi膜35 は数十 M Ω の抵抗を有する高抵抗体36 ( 第4 図参照) になる。また、この高抵抗体36 の抵抗値は、イオン注入される酸素量を調節することによってTi膜35 中の酸素含有量を制御して決定する。

次に、レジスト膜37を例えば剝離液中に浸漬 して除去する。

その後第6図③に示すように、スパック装置を用いて、Ti 膜35 表面の酸化物を除去するための逆スパックを行い、続けて、高抵抗体36 上を含むTi 膜35 上にSi を含有した A! 膜よりなる配線層38をスパックにより形成する。

そして第6図⑤に示す如く、配線層38上にレジストを塗布してレジスト膜(図示せず)を形成する。続いてレジスト膜を窓光、現像処理して、エッチングマスク39を形成する。

次いで第6図®に示すように、エッチング、例 えば反応性イオンエッチングにより、前配配線層 38の一部分(2点填線部分)と前記Ti腹35

16

とができるので、流れる電流は極めて小さくなる。 さらに、コンタクトホールの少なくとも底部を含 む内壁部に高抵抗体を形成したので、高抵抗体の 形成面積が大幅に縮小される。このため、高抵抗 型SRAMの高集積化、低消費電力化および高速 動作化が可能になる。

#### <発明の効果>

以上、説明したように本発明の半導体装置によれば、コンタクトホールの少なくとも底部を含む内壁部に高抵抗体を形成したことにより、高抵抗体の形成面積が大幅に縮小される。この結果、素子の高集積化が図れる。

また、本発明の製造方法によれば、チクニウム 系金属膜に不能物をイオン注入して高抵抗体を形成したことにより、配線工程のコンタクトホール 形成後に高抵抗体を形成することができるので、 TATが従来よりあまり長くならない。さらに、 ゲートアレイまたはマスクROM等に高抵抗型S RAM、プルアップ抵抗またはプルダウン抵抗等 の搭載が可能になる。

4. 図面の簡単な説明

第1図は、本発明の基本的構成例の説明図、 第2図は、本発明の基本的形成例の説明図、 第3図は、第1実施例の概略構造断面図、 第4図①および同⑩は、第1実施例の製造工程 図、

第5図は、第2実施例の機略構造断面図、 第6図①ないし同®は、第2実施例の製造工程 図である。

1, 10, 30…半導体装置,

2 … 基板。 3 … 第 1 配線(または第 1 索子)。

4 … チクニウム系金属膜, 5,32… 層間膜、

6 … コンタクトホール,

7, 24, 36… 高抵抗体,

8 … 第 2 配線 (または第 2 素子),

11, 31… n型シリコン基板.

16 ··· T i O N 膜, 18 ··· 第 1 配線。

19…第2層間膜,

22…高抵抗体を形成するためのコンタクトホール。

2 0

2 8 … 第 2 配線,

3 4 … ドレインコンタクトホール,

35…Ti膜, 40…配線。


**特許出願人** 

ソニー株式会社


代理人


弁理士 船 橋 國 則


19



本発明の基本的 構成例の説明図 第 | 図







<del>---</del>157---

